Арифметико-логические устройства
В номенклатуре быстродействующих ИС 1533, 1554 и 1564 сумматоров нет. Операции сложения и вычитания реализуют на ИС универсального назначения, которые называются арифметико-логическими устройствами (АЛУ). Арифметико-логическое устройство – ИС универсального назначения, способная выполнять как арифметические операции (сложение и вычитание), так и поразрядные логические операции. По своей структуре АЛУ на (n + 1) разрядов не сложнее сумматора той же разрядности с параллельным переносом, но позволяют выполнять помимо сложения и вычитания чисел их сравнение, а также и поразрядные логические операции над двоичными кодами. Кроме того, АЛУ хорошо приспособлены к наращиванию разрядности.
На рис. 1.17, а показано УГО 4-разрядного АЛУ 1533ИПЗ. На его информационные входы А и В подаются 4-разрядные операнды, на инверсный вход Cr – цифра ùp0 при сложении и вычитании. На управляющие входы CОподается 4-разрядный код. При М = 1 этот код задает выполнение в АЛУ логических операций. При М = 0 в АЛУ выполняется один из вариантов арифметического суммирования кодов. Результаты вычислений в АЛУ – это:
– 4-разрядный код на выходах D;
– цифра переноса ùр4 на инверсном выходе CR;
– цифры Р и G для наращивания разрядности АЛУ;
– сигнал на выходе EQ = f(A = B) (этот выход ИС – “открытый коллектор” и он приводится в рабочее состояние подключением к источнику питания через резистор в 1..2 кОм).
Рис. 1.17. УГО 4-разрядного АЛУ и функциональная схема 16-разрядного АЛУ
Функция АЛУ 1533ИПЗ задается таблицей, входами которой являются 16 кодовых комбинаций С0, а выходами – результаты вычислений. При М = 1 – это 16 поразрядных логических операций над операндами А и В. При М = 0 – это 16 операций арифметического суммирования. Операндами в суммировании выступают либо дополнительные коды А и В вместе с цифрой р0, либо константа F = 1111, либо один из результатов поразрядных логических операций. В табл. 1.12 приведены операции в АЛУ для двух из шестнадцати комбинаций управляющих кодов С0.
Таблица 1.12
Операции в АЛУ для двух из шестнадцати комбинаций управляющих кодов С0
|
CO |
M |
D |
EQ |
|
0101 |
0 |
A + ùB + p0 |
0 |
|
1 |
A Å B |
0 |
|
|
1001 |
0 |
A + B + p0 |
0 |
|
1 |
ù(A Å B) |
1 |
В АЛУ применен сумматор с параллельным переносом, и все операции суммирования выполняются с tСr,CR = (25...26) нс.
Простейший вариант построения АЛУ на 
разрядов – соединить последовательно m ИС 1533ИП3 по выводам CR и Cr. При этом скорость вычислений в таком АЛУ оценивается величиной T+ = m × tСr,CR.
Если такое снижение быстродействия (до T+ = m × tСr,CR) АЛУ неприемлемо, то для построения 4 × m-разрядного АЛУ на ИС 1533ИП3 используют ИС ускоренного переноса 1533ИП4. Так, на рис. 1.17, б показана функциональная схема 16-разрядного АЛУ на четырех ИС 1533ИПЗ, параллельные переносы между которыми организованы с помощью ИС 1533ИП4. Достигается это так. Сигналы на выходах P и G АЛУ описываются соотношениями
P = b3 × b2 × b1 × b0;
G = a3 Ú b3 × a2 Ú b3 × b2 × b1 × a0.
Для данной ИС 1533ИПЗ Р – функция прозрачности АЛУ для переноса р0, а G – функция генерации переноса р4 из АЛУ. На рис. 1.17, б сигналы Рj и Gj (j = 
) из схем АЛУ и цифра р0 обрабатываются схемой ускоренного переноса cru. Результатом этой обработки являются сигналы ùpi с выходов CRi (i = 
) ИС 1533ИП4 на входы Cr АЛУi
P3 = G2 Ú P2 × G1 Ú P2 × P1 × G0 Ú P2 × P1 × P0 × p0;
P2 = G1 Ú P1 × G0 Ú P1 × P0 × p0;
P1 = G0 Ú P0 × p0.
Время выполнения операций сложения в АЛУ на рис. 1.17, б составляет 36 нс (что меньше, чем 4 × tСr,CR).
ИС 1533ИП4 имеет свои выходы P и G
P = P3 × P2 × P1 × P0,
G = G3 Ú P3 × G2 Ú P3 × P2 × G1 Ú P3 × P2 × P1 × G0.
Это позволяет построить из четырех схем на рис. 1.17,б АЛУ на 64 разряда с параллельными переносами, которые формируются ИС 1533ИП4.