Простейшая схема трехразрядного параллельного АЦП дана на рис. 3.9. Основным узлом параллельных АЦП является аналоговый компаратор напряжения.

Преобразователи этого типа осуществляют одновременное квантование сигнала с помощью набора компараторов, включенных параллельно источнику входного сигнала. Пороговые уровни компараторов устанавливаются с помощью резистивного делителя, подключенного к источнику опорного напряжения uоп, в соответствии с используемой шкалой квантования. Число уровней квантования, а соответственно и число компараторов для n-разрядного АЦП равно 2n – 1.

Рис. 3.9. Трехразрядный параллельный АПЦ

При подаче на такой набор компараторов сигнала uвх на их выходах имеет место квантованный сигнал, представленный в унитарном коде. Так, например (см. рис. 3.9), если входное напряжение не выходит за пределы диапазона от 2,5Du до 3,5Du (Du – шаг квантования), то компараторы с первого по третий устанавливаются в состояние 1, а компараторы с четвертого по седьмой – в состояние 0. Для преобразования унитарного кода в двоичный используется соответствующее кодирующее устройство. Состояния данного кодирующего устройства (для трехразрядного АЦП) показаны в табл. 3.1.

Таблица 3.1

Состояния трехразрядного АЦП

Входное напряжение	Состояние компараторов							Выходной двоичный код
u*вх	К7	К6	К5	К4	К3	К2	К1	а2	а1	а0
0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	1	0	0	1
2	0	0	0	0	0	1	1	0	1	0
3	0	0	0	0	1	1	1	0	1	1
4	0	0	0	1	1	1	1	1	0	0
5	0	0	1	1	1	1	1	1	0	1
6	0	1	1	1	1	1	1	1	1	0
7	1	1	1	1	1	1	1	1	1	1

________________________

* Входное напряжение uВХ дано в условных единицах

Основным вопросом, возникающим при проектировании параллельных АЦП, является выбор компараторов и кодирующего устройства, от которых зависят точность, быстродействие, а также надежность работы преобразователя. В схеме рис. 3.4 при преобразовании изменяющихся во времени входных сигналов могут возникать критические состязания, приводящие к сбоям в работе АЦП. Для борьбы с критическими состязаниями используются различные способы противогоночного кодирования и стробирования (тактирования).

Рассмотрим две схемы параллельных АЦП:

В обеих схемах (рис. 3.10 и 3.11) используются стробируемые компараторы с памятью. При подаче на управляющие входы компараторов сигнала, равного 1 (С = 1), они работают в режиме сравнения и усиления, а при подаче сигнала 0 (С = 0) – в режиме запоминания.

Рис. 3.10. Схема параллельного АЦП с использованием стробируемых компараторов с памятью

Рис. 3.11. Схема параллельного АЦП на ПЗУ

В схеме рис. 3.10 выборка входного аналогового сигнала происходит после появления фронта стробирующего импульса С. Кодирование происходит с момента поступления на управляющий вход кодирующего устройства среза стробирующего импульса. Результат записывается в выходной буферный регистр с появлением фронта следующего стробирующего импульса. В данной схеме компараторы работают в режиме слежения и запоминания, т.е. кроме функций сравнения они выполняют функции устройств выборки и хранения. Таким образом, процесс квантования совмещается с процессом дискретизации, а для запоминания выборочных значений uвх(t) используются цифровые устройства. Такие УВХ, в отличие от аналоговых, называют цифровыми.

Как следует из таблицы состояний кодирующего устройства, компараторы устанавливаются в состояние 1 по очереди – снизу вверх. Однако такая очередность не гарантируется при крутых фронтах (в данном случае – срезах) стробирующего импульса, так как из-за различия во временах задержки компараторы могут переключаться в любом порядке. Это переходное состояние при определенных неблагоприятных обстоятельствах (когда срез стробирующего импульса и фронт сигнала uвх(t) совпадают) может быть записано в памяти компараторов. Чтобы избежать этого, в параллельном АЦП, представленном на рис. 3.11, используется логическое устройство ЛУ, осуществляющее выделение верхнего срабатывающего компаратора, а в качестве кодирующего устройства – постоянное запоминающее устройство ПЗУ, выполненное на диодной матрице и работающее только на считывание.

В этой схеме ЛУ преобразует прямые и инверсные выходные сигналы компараторов с памятью таким образом, что логическая 1 остается только на одной шине, соответствующей высшему (при отсчете снизу) номеру сработавшего компаратора. Этот сигнал позволяет считывать нужный результат из ПЗУ, которое имеет все возможные для данного АЦП кодовые комбинации.

В рассмотренных схемах для работы АЦП без сбоев необходимо, чтобы за время считывания tc результатов с выходов компараторов входной сигнал uвх(t) изменился не более чем на значение шага квантования Du, т.е. Du ³ u`вх(t)tc.

Параллельные АЦП обладают самым высоким быстродействием среди других типов АЦП, определяемым быстродействием компараторов и задержками в кодирующем устройстве. Недостатком их является необходимость в большом количестве компараторов. Так, для восьмиразрядного АЦП требуется 255 компараторов. Это затрудняет реализацию многоразрядных (свыше 6-8) АЦП в интегральном исполнении. Кроме того, точность преобразования ограничивается точностью и стабильностью компараторов и резистивного делителя. На основе этого способа строят наиболее быстродействующие АЦП со временем преобразования в пределах десятков и даже единиц наносекунд, но ограниченной разрядности (не более шести разрядов).

На основе данного метода преобразования серийно выпускаются БИС шестиразрядного АЦП К1107ПВ1 с временем преобразования не более 100 нс.

• Назад
• Вперёд