ГЛОССАРИЙ

№ п/п

Новое понятие

Содержание

1

2

3

1

JK-триггер

синхронный двухступенчатый триггер, имеющий два информационных входа J и K

2

T-триггер (счетный триггер)

триггер, функция которого (при отсутствии входа синхронизации) определяется уравнением вида

Q(t + 1) = Q(t) Å T(t)

3

Аналоговый сигнал

сигнал, принимающий бесконечное число значений и заданный в непрерывном времени

4

Аналого-цифровой преобразователь (АЦП)

аналого-цифровой узел (устройство), выполняющее преобразование входного аналогового сигнала в цифровой

5

Арифметико-логическое устройство

ИС универсального назначения, способная выполнять как арифметические операции (сложение и вычитание), так и поразрядные логические операции

6

Асинхронные установочные входы триггеров

входы, используемые для задания исходного состояния триггера

7

Асинхронный триггер

триггер, не имеющий входа синхронизации

8

АЦП параллельного типа

АЦП, в котором преобразуемый сигнал (напряжение) за один такт сравнивается с полной шкалой эталонных значений (напряжений)

9

АЦП последовательного типа

АЦП, в котором за один такт преобразования определяется одна цифра кодовой комбинации

10

АЦП последовательно-параллельного типа

АЦП, в котором за один такт преобразования определяется несколько разрядов кодовой комбинации

11

АЦП со счетчиком номеров уровней сигнала

АЦП, в котором преобразуемая величина (напряжение) сравнивается с непрерывно возрастающим ступенчатым эталонным напряжением

12

Буферная память

быстродействующее ЗУ небольшой емкости для хранения информации, активно используемой процессором

13

Ведомый (Slave) триггер

триггер (второй в цепочке), с выходов которого снимаются сигналы о состоянии двухступенчатого триггера

14

Ведущий (Master) триггер

триггер (первый в цепочке), на вход которого поступают извне управляющие сигналы

15

Время выборки из ЗУ (tВ)

временной интервал от момента обращения к ЗУ при чтении до момента появления считываемого слова на выходе ЗУ

16

Время переключения триггера

параметр, характеризующий быстродействие триггера; определяется как интервал времени от подачи необходимого управляющего сигнала до переключения триггера (из 0 в 1 или из 1 в 0)

17

Вычитающий счетчик

счетчик, который под действием счетного импульса переходит из состояния s(t) в (s(t) – 1)mod K состояние

18

Двухступенчатый триггер

синхронный триггер с потенциальным входом, образованный последовательным включением двух триггеров (ведомого и ведущего), причем сигнал синхронизации на вход ведущего триггера поступает прямо, а на вход ведомого – через инвертор

19

Демультиплексор

комбинационная схема, передающая на один из выходов значение логической переменной, подаваемой на вход

20

Дешифратор

комбинационная схема (КС), выполняющая преобразование (n + 1)-разрядного кода X = xn xn-1…x0 в
(m + 1)-разрядный унитарный код Y

21

Динамические OЗУ

ОЗУ, накопитель которых выполнен на динамических элементах памяти, запоминающих конденса­торах

22

Динамические погрешности АЦП

погрешности, связанные с процессом квантования сигнала по времени, влиянием паразитных емкостей в электронных схемах и т.д.

23

Дискретизация аналогового сигнала по времени

процесс формирования выборки аналогового сигнала в моменты времени, кратные периоду дискретизирующей последовательности Dt

24

Дискретизирующая последовательность

периодическая последовательность импульсов, задающая сетку дискретного времени

25

Дискретный сигнал

сигнал, принимающий бесконечное число значений и заданный в дискретном времени

26

Запоминающая ячейка (ЗЯ)

элемент памяти, в каждом из которых хранится один бит информации

27

Запоминающее устройство (ЗУ)

комплекс технических средств, реализующих функцию памяти

28

Информационная емкость ЗУ

максимальный объем информации, хранимой в ЗУ

29

Исключающее ИЛИ (XOR)

ПФ, которая равна единице лишь тогда, когда в наборе ее аргументов только один равен единице

30

Квантование (дискретизация) сигнала по уровню

процесс отображения бесконечного множества значений аналогового сигнала на некоторое конечное множество

31

Кольцевой счетчик

сдвиговый регистр, у которо­го выход триггера самого старшего разряда соединен со входом триг­гера самого младшего разряда, и в любой момент времени только в одном триггере регистра записана единица

32

Компаратор

комбинационная схема, реализующая сравнение двух операндов, представленных двоичными кодами

33

Масочные ПЗУ

ПЗУ, информация в которые записывается с фотошаблона в процессе изготовления

34

Модуль ОЗУ

совокупность БИС ОЗУ и схем согласования, организованная так, что позволяет хранить заданное количество N машинных слов определенной разрядности n, и допускающая наращивание информационной емкости

35

Мультиплексор

комбинационная схема, которая передает на свой выход значение одной из (n + 1) логических переменных

36

Неравнознач­ность

ПФ, которая принимает значение 0 на тех наборах своих аргументов, на которых все они равны нулю или единице, на остальных наборах неравнозначность принимает значение 1

37

Одноразрядный сумматор

сумматор, выполняющий суммирование одноразрядных двоичных операндов

38

Округление

этап квантования аналогового сигнала в АЦП, при котором осуществляется переход к ближайшему уровню квантования

39

Операция М2 (сумма по модулю 2)

многоместная переключательная функция, определяемая как

y= xn Å xn-1 Å ¼ Å x0 = (xn + xn-1 + ¼ + x0)mod2

40

Ошибка квантования

величина, определяемая как x(х) = x – xд.i, где x – кодируемая дискретная величина, xд.i – дискретизированный сигнал

41

Период дискретизацииDt

параметр, характеризующий процесс дискретизации аналогового сигнала

42

Период обращения к ЗУ (t0)

минимально допустимый интервал време­ни между двумя последовательными обращениями к ЗУ

43

Погрешности смещения нуля АЦП

статические погрешности, вызванные смещением выходного кода на величину, пропорциональную погрешности

44

Постоянное запоминающее устройство (ПЗУ)

ЗУ, предназначенное для хранения неизменяемой информации (программ, констант, табличных функций)

45

Преобразователь кода

КС, которая выполняет трансформацию входного (n + 1)‑разрядного кода, построенного по одному закону, в выходной – (m + 1)‑разрядный код, построенный по другому закону

46

Программируемые ПЗУ

ПЗУ, информация в которые записывается пользователем при помощи специальных устройств – программаторов

47

Распределитель

цифровой узел, который преобразует временное распре-деление импульсов в пространственное, когда каждый следующий импульс из входного потока отправляется на свой выход

48

Реверсивные сдвигающие регистры

регистры, допускающие управление направле­нием сдвига их содержимого

49

Реверсивные счетчики

цифровые устройства, способные работать как в режиме суммирующего, так и в режиме вычитающего счетчика

50

Регистр

цифровой узел, функцией которого является фиксация многоразрядного двоичного кода и (возможно) выполнение некоторых преобразований над этим кодом

51

Регистр памяти

регистр, функцией которого является прием и хранение информации, представленной двоичными кодами

52

Регистр сдвига

регистр, содержимое которого с каждым импульсом синхронизации сдвигается на один разряд (влево или вправо)

53

Репрограммируемые ПЗУ

ПЗУ, допускающие многократную смену хранимой в них информации

54

Синхронный триггер

триггер, имеющий помимо информационных входов еще и вход синхронизации и реагирующий на информационные сигналы только при наличии разрешающего тактирующего (синхронизирующего) импульса

55

Статические погрешности АЦП

погрешности, вызванные технологией изготовления аппаратуры, влиянием дестабилизирующих факторов окружающей среды, старением элементов, погрешности за счет собственных и наводимых шумов

56

Статическое OЗУ

ОЗУ, накопитель которых выполнен на статических элементах памяти, бистабильных триггерных эле­ментах

57

Стек (LIFO – от last input first output)

такая организация ЗУ, когда обращение к нему производится по принципу: последнее записанное слово считывается первым

58

Сумматор

комбинационная схема, реализующая арифметическое сложение двоичных чисел (операндов)

59

Сумматор с параллельным переносом

сумматор, в котором цифры переноса формируются одновременно во всех разрядах

60

Сумматор с последовательным переносом

сумматор, в котором цифры переноса формируются последовательно, распространяясь от младших разрядов к старшим

61

Суммирующий счетчик

счетчик, который под действием счетного импульса переходит из состояния s(t) в (s(t) + 1)mod K состояние

62

Схема управления триггером

комбинационная схема, обеспечивающая подачу на входы бистабильной ячейки необходимых управляющих сигналов

63

Счетчики с исключением младших состояний

счетчики, начальное состояние которых отлично от нулевого (задается специальной схемой сброса в начальное состояние)

64

Счетчики с исключением старших состояний

счетчики с произвольным коэффициентом пересчета, начальное состояние которых равно 0

65

Таблица функционирования триггера

представленный в табличном виде закон переключения триггера, определяющий реакцию триггера на входные воздействия

66

Триггер

элемент последовательностного типа, обладающий двумя устойчивыми состояниями (состояниями устойчивого равновесия) и способный под воздействием внешнего управляющего сигнала скачкообразно переходить (переключаться) из одного состояния в другое

67

Триггеры с динамическим управлением

одноступенчатые триг­геры с динамическим синхровходом (C-входом)

68

Унитарный код

код, у которого во всех разрядах стоят нули, а в разряде номер X записана единица

69

Усечение

этап квантования аналогового сигнала в АЦП, при котором осуществляется переход к ближайшему меньшему уровню квантования

70

Характеристика преобразования (ХП) АЦП

зависимость между значениями входного аналогового сигнала (напряжения) и выходного кода

71

Характеристика преобразования (ХП) ЦАП

совокупность значений выходной аналоговой величины хi в зависимости от входного кода бi

72

Цифро-аналоговый преобразователь

устройство, выполняющее преобразование входного цифрового сигнала (кода) в аналоговый

73

Цифровой сигнал

сигнал, принимающий конечное число значений, заданный в дискретном времени и представленный в виде цифровых кодов

74

Цифровые узлы накапливающего типа

цифровые устройства, логическое состояние которых определяется последовательностью поступления входных сигналов

75

Шаг квантования

величина, равная интервалам уровней квантования (определена только для случая равномерного квантования)

76

Шифратор

КС, которая преобразует (m + 1)-разрядный уни­тарный код в позиционный код длиною в (n + 1) разрядов

77

Шум квантования

случайная функция времени, определяемая как зависимость ошибки квантования от времени

78

Элемент памяти

система из двух ЛЭ, замкнутых в кольцо